在IBM宣布2nm工艺制程技术突破的背景下，国内芯片巨擘们正处于制程与良率竞赛高潮。三星即将推出的3nm工艺依赖全栅极FET，而台积电则计划将FinFET扩展到3nm，并计划2024年左右迁移到2nm的纳米片FET。这些先进制程被视为技术领先和性能提升的标志，但更重要的是良率，它决定了芯片是否可用于量产。
根据众壹云创始人李海俊，通常一个新节点需要经过研发和验证阶段，在风险试产中逐步提升良率达到一定标准才能正式量产。然而，85%的良率并非行业标准，每个公司对此有不同的认定标准。此外，不同产品设计和制造流程也会影响最终的良率。
普迪飞半导体资深技术总监王健指出，没有统一标准，“一般而言，手机等消费级产品量大，其良率更高；汽车、航空等芯片产品其类制造流程中会做一些特定的改进，使得最终良率比消费类低。”
尽管较低的芯片良率可能影响成品情况，但它与产品合格率不同。“芯片制造过程中的不确定因素很多，最终生产出来的一些不确定性就是好的或差的问题。”王健解释道。
对于企业来说，芯片 良 率直接反映了投放芯片比例，因此直接影响成本。“从评估整个成本角度来讲，好坏是非常重要的一个指标，一般来说，对于每一颗正常芯片分摊到的成本就越低。”王健说。
据Entegris执行副总裁Todd Edlund曾表示，对于3D NAND晶圆厂1%的提高可能意味着每年1.1亿美元净利润；对于逻辑晶圆厂而言，即使是1%提升，也能带来1.5亿美元净利润。这表明提升良率可以看作摩尔定律延续，是经济上的必然趋势。
“摩尔定律具有高度抽象性”，王健解释道，“包括了一些经济方面考虑”。因此，用更低成本做出更好产品，就是摩尔定律发展至今所追求之事。但由于开发如3nm以上设计成本极高（5.9亿美元），超越了传统意义上仅关注晶体管微缩，更优化电路设计、系统算法以及异构集成为新的方向。此举实际上是在非最先进制程上进一步提升chip good rate也是这样一种延伸方式。
值得注意的是，将其视为摩尔定律延伸前提是不应忽视当时业界公布多个工艺节点同时研发的事实，因为新工艺不是建立在前一代稳定的基础上，而是不断挑战制程极限。在这种背景下，无论是在公共数据还是私密讨论中，都有人认为提高chip good rate更加实际有效，因为这并不一定需要花费巨额资金开发先进制程，而且概括性地保证了质量，这符合内循环政策引导要求。而且，如李海俊所言，从产业链发展和国家安全角度来看，不断推动先进制过程无疑是一个赢家通吃局面，如果落后则只有一条死路。
