3nm芯片量产何时来临？制程与良率，双重考验
五月初，IBM宣布2nm工艺制程取得重大技术突破，引发业界热议。5nm处理器已经大规模市场化，而芯片巨头们正进入下一轮制程竞赛：三星将推出基于全栅极（GAA）FET的3nm工艺，而台积电则计划将FinFET扩展到3nm，然后迁移到2nm的纳米片FET。
先进制程一直是芯片巨头竞争的焦点，但它不仅代表了技术领先性和性能提升，还关系到成本控制。然而，更重要的是良率，它直接影响着芯片厂商的利润和产品质量。
1%的良率意味着1.5亿美元净利润，是成功量产不可或缺的一步。新节点诞生的完整过程，从研发到验证，再到风险试产，每一步都需要精心挑选，以确保良率达到一定标准后才能正式量产。
“通常而言，良率要达到85%以上才能顺利量产。”中国企业众壹云创始人之一、战略咨询专家李海俊告诉雷锋网，“低良率不仅意味着亏损，也代表劣质低效。”
但85%并不是一个固定的参考线。在半导体行业中，没有统一标准，每个公司对合格标准有不同的认定。“一般而言，手机等消费级产品量大，良率更高。”普迪飞半导体公司资深技术总监王健说，“汽车、航空等芯片产品，其制造流程中会做一些特定的改进，因此最终 良率会比消费类低。”
虽然较低的芯片良率可能影响成品情况，但它与产品合格率不同。“制造过程中会引入各种因素。”王健解释道，“流程缺陷、环境中的颗粒物、工艺波动，最终生产出来的产品会有一些不确定性。”
对于chip设计和制造决定 良率，对封装测试决定合格度，这两者在生产过程中的作用不可或缺。雷锋网了解到，一颗好的晶圆包括wafer 良 率、Die 良 率和封测 良 率这三个指标相乘得出的总值。这意味着复杂设计、高步骤多次尝试以及严格环境控制都是提高 良 率所需条件。
对于chip企业来说，可出售比例直接反映了投放资源价值，因此也直接影响成本。“从评估整个成本角度来讲，有关cost是一种非常重要指标。”王健说，“直接来说，有关cost 直接影响实际分摊每一颗正常chip上去 的 cost。”
此前Entegris执行副总裁及首席运营官Todd Edlund曾表示，对于3D NAND晶圆厂而言，一% 的升级可能带来1.1亿美元净利；对于逻辑晶圆厂，则为1.5亿美元净利。这表明提升 芯 片 准 确 可 能 带 来 相当可观收益。
除了经济角度外，将提升 芯 片 准 确 视作摩尔定律延续也是合理之举。摩尔定律最初由英特尔创始人戈登摩尔提出，是集成电路上可容纳晶体管数目的增加规律。但追根到底，它并非自然科学定律，而是经验之谈，是集成电路领域经济定律。
“摩尔定律具有高度抽象性。”王健说，“包含了一些经济成本方面考虑，每个细分环节都会有类似的评估工作。”
超越摩尔 定 律，即优化电路设计系统算法异构集成为新的发展方向。而在非最先进制程上进一步提升 芯 片 准 确 也可以被视为其延伸。此前ITRS首次引入MtM 和 MM 标准，用以区分传统微缩（More Moore）与其他创新（More than Moore）。
传统PPA方式已无法全面衡量决策对产品影响，因此加入了C、T 和 R 等其他标准，与节数码相关联。在公布技术路线图时，大厂往往同时研发多个工艺节点，因为新工艺开发并不建立在前一代稳定的基础上，而是在挑战制程极限的情况下进行研究开发。
如果比较哪一种路径性价比更高—即提高节数码还是研发下一代——李海俊认为前者更加实际有效：“除了手机电脑，大部分智能应用场景所需可能连28 nm 工艺都用不到，从性价比看根本不需要5 nm以下，所以提高节数码更为实际有效.”
尽管如此，在产业链发展国家利益面前，不断推进先进制程仍然必要，因为半导体是赢家通吃局面，只能选择跟随或者落后。而且这种自我较量使得每一次突破都充满挑战，同时也是催人振奋的事情。如果我们把这一切放在全球范围内，我们可以看到这是一个真正关于未来世界结构的大游戏。而无论如何，都不会停止这个自我较量，就像之前一样，无休止地向更好更多的地方努力。
