每一次科技的飞跃，都离不开芯片的无形之手。从1986年之后，多核设计和半导体工艺的进步，使得芯片性能持续提升、功耗不断降低。但自2015年以来，摩尔定律放缓，这促使我们对先进封装技术产生了更深入的思考。随着数据为中心时代的到来，数据中心和人工智能对芯片提出了更高要求。
为什么先进封装技术备受关注？在长期内，芯片性能提升与功耗降低主要依赖于工艺制程的突破，但从16nm到7nm，制造成本急剧上升。而数据中心和AI等领域对算力、功耗、内存带宽等有更高要求，无论是哪种类型芯片，每瓦能量输出及成本控制至关重要。
巨大的需求激发行业寻求解决方案。台积电宣布进入封装领域，其技术涵盖2D和3D，为手机、AI服务器以及网络提供支持。此举显示出在继续投入先进制造工艺同时推动先进封装技术发展。这一趋势也被格罗方德所跟随，他们虽然暂停了7nm后续工作，但仍看好未来三维封装技术将如何满足大数据与认知计算时代的大型互连需求。
英特尔作为垂直集成（IDM）厂商，在封装方面拥有独特优势。在接受采访时，该公司集团副总裁兼封装测试技术开发部门总经理Babak Sabi指出，将迎合多元化计算时代需要，以2D、3D两种方式提升性能并降低能源消耗。他还强调AI、大数据是驱动此类创新最重要两个因素之一，而3D堆叠将不会仅限于这些领域，它会影响整个行业。
那么如何通过先进封装技术实现更高性能？除了提高单个晶圆上的功能集成（SoC），水平（2D）层面可以进一步增设更多小型晶圆以达成性能提升，不过这仍无法完全满足市场需求，因此提出三维（3D）堆叠概念。
2018年12月，英特尔展示了逻辑晶片堆叠方案——Foveros，可以在水平布局的小晶圆上垂直堆叠面积更小但功能更加简单的小晶圆，从而显著增加功能性和效率。这种方法不仅可以直接结合不同IP或不同工艺的小晶圆，而且减少重新设计测试流程，大幅度降低成本并加速产品发布速度。
为了构建高度集成微缩系统，我们需要一些关键基础解决问题，如带宽、高效能I/O密度等。在英特尔中，还有EMIB、高密度互连桥；Co-EMIB用于连接两个或多个Foveros模块；全方位互连ODI提供稳定的电力传输，并优化裸片尺寸；MDIO则是一种针脚接口，有望实现比AIB更高数据传输速率。
这些不同的微缩方向并不相互排斥，而是在应用场景下可进行组合使用。此外，在选择是否采用3D堆叠时，还需考虑系统级约束条件以及现有架构适应性的情况。如果不能满足这两个条件，就可能选择2.5D或者其他方案。不过，由于定制化本身复杂且挑战重重，对顶部底部裸片均需精准调优，同时还需考虑散热串扰应力良率等问题，这一切都让3D封裝技術商用前夕变得更加棘手。
