每一次科技的飞跃，都离不开芯片的无私奉献。更准确地说，是芯片的多核设计以及半导体工艺的进步，让芯片自1986年起性能日益增强、功耗逐渐减少。但自2015年以来，芯片性能提升之路越来越艰难，而关于摩尔定律放缓的讨论也愈发频繁。在数据为王、AI智能时代兴起之际，数据中心和人工智能对芯片提出了更高要求。
在这个转型期，先进封装技术受到了越来越多关注，并被寄予厚望，以满足数据中心和AI对芯片需求，这是为什么？首先，从16nm到7nm，尽管晶圆代工厂推动了制造成本的大幅提高，但以数据中心和AI为代表的应用对算力、功耗、内存带宽等方面有着更高标准，无论是哪种类型的芯片，都必须实现每瓦能效更高且成本更低。
巨大的市场需求激励产业链寻求解决方案。台积电在2011年宣布进入封装领域，其2D与3D封装技术涵盖手机到服务器再到网络各个层面。而英特尔作为IDM厂商，在封装技术上拥有独特优势，不仅能够从晶体管至系统集成，还能直接将不同IP及不同工艺的小芯片堆叠起来，大幅度降低成本并加速产品上市。
英特尔集团副总裁兼封装测试技术开发部门总经理Babak Sabi指出，先进封装技术正迎合多元化计算时代需求，它通过2D与3D封装技术，可以进一步提升性能并降低功耗。此外，他还强调了全局横向互连与全方位互连对于未来小型化集成中的带宽保证至关重要。
为了构建高密度多核心处理器（MCP），需要一些关键基础解决方案，如嵌入式多管互联桥（EMIB）、协同EMIB（Co-EMIB）、全方位互连接接口（ODI）以及模拟数字交换接口（MDIO）。这些新颖而复杂的手段可以提供自由互联性、高带宽、高效能，并实现竞争力的I/O密度。
然而，对于3D封装普及仍存在挑战。其关键问题包括系统层面的约束条件或限制，以及现有架构是否适宜使用这种堆叠方式。如果不能满足这两个条件，则直接采用2D或2.5D即可。此外，由于定制化本身复杂，加上垂直堆叠可能引发散热问题等诸多挑战，所以选择3D封装时需谨慎考虑众多因素。
