每一次科技的飞跃，都离不开芯片的无形助力。从1986年之后，多核设计和半导体工艺的进步，使得芯片性能持续提升、功耗不断降低。但自2015年以来，摩尔定律放缓，这促使数据中心和AI对芯片提出了更高要求。现在，随着数据为中心时代的到来，先进封装技术成为了满足这些需求的希望之源。
为什么先进封装技术备受瞩目？在一段时间内，芯片性能提升与功耗降低主要依赖于工艺制程的突破，但从16nm到7nm，这种成本上的巨大提高迫使行业寻找解决方案。数据中心和AI等应用对于算力、功耗以及内存带宽都有更高要求，无论是哪种类型的芯片，每瓦更高性能、更低成本都是至关重要。
市场巨大的需求激发了业界对解决方案的追求。台积电宣布进入封装领域，其技术涵盖2D和3D，并服务于手机乃至AI、服务器和网络。此外，格罗方德虽然停止了7nm工艺后续工作，但他们也看到了先进封装技术未来的潜能。在大数据与认知计算时代中，先进封装正在发挥比以往更大的作用，以满足人工智能对高能效、高吞吐量互连设备所需。
英特尔作为IDM厂商，不仅提供晶圆代工服务，还能够实现从晶体管再到系统层面的集成，在封装技术上自然具有优势。英特尔集团副总裁兼封装测试技术开发部门总经理Babak Sabi表示，该公司致力于通过2D及3D封装提升芯片性能并减少功耗，以应对多元化计算时代挑战。而英特尔院士兼技术开发部联合总监Ravi Mahajan则指出，大数据与人工智能是所有驱动力的最重要两者，对于推动先进3D封裝技術发展起到了关键作用。
如何利用先进封装满足更高性能需求？在传统单一SoC设计面临增强功能与缩小尺寸之间矛盾时，从水平（2D）层面进行更多核心集成仍无法完全满足市场需求，因此提出3D堆叠概念。在2018年12月，英特尔首次展示逻辑芯片垂直堆叠Foveros方案，可以直接将不同IP或不同工艺的小型化裸片组合使用，大幅度降低成本并加速产品上市。
为了构建高度集成了MCP架构，我们需要一些关键基础技术来解决带宽、功耗以及I/O的问题。除了Foveros之外，英特尔还拥有EMIB、高密度垂直互连接桥（Co-EMIB）、全方位互连接桥（ODI）以及模拟数字混合接口（MDIO）等多种创新性微缩方向，其中ODI允许顶部裸片像EMIB那样进行水平通信，同时可以通过硅通孔与底部裸片进行垂直通信；而MDIO是一种针脚接口技术，可在较小面积内实现高速数据传输。
然而，即便如此，一些问题仍然存在，如散热问题、串扰干扰、新材料应力的影响以及良率下降等。在此背景下，要想把3D封套应用广泛，更需要深入研究这些挑战，并找到有效解决策略。不过，从目前看，由于其独有的优势——包括异构系统支持能力—未来三维堆叠可能会成为一个非常有前景且能够更加完美地适应复杂系统结构所需的一种新型微电子制造方法。
