近年来，随着人们对更先进性能的不断追求，先进制程成为了各大芯片制造厂商“军备竞赛”的主要战场。据悉，台积电延误已久的3nm制程工艺已于近期取得了重大突破，并将在2024年率先完成第二版3nm制程的量产，并将其命名为“N3B”。
英特尔也在此期间宣布了其“埃米级”18A制程芯片将提前落地。然而，在制造高质量芯片方面，良率成为厂商们的一块心病。三星曾因试产阶段芯片良率造假丑闻而陷入风波，其5nm以下制程的部分芯片良率仅有35%左右。
高通公司面临停滞不前的窘境，一方面是由于采用超大核架构导致功耗过高；另一方面则是因为产品良率过低导致成本上涨。一颗骁龙888芯片成本已经超过100美元，而骁龙8gGen1更是如此。此前采用7nm工艺的骁龙865成本仅为81美元。
丑闻爆出后，三星电子管理部门就5nm芯片工艺是否属实进行了检查，但失去了高通这个大客户。而台积电则因代工业务获得了更多订单，将接手后续骁龙8Gen1订单，并且负责未来3nm制程新一代SoC代工业务。
对于制造业来说，提高产品质量和降低缺陷发生概率至关重要。在EUV光刻机技术中，由于可能出现随机缺陷，这种缺陷分类和处理成为了提升先进制程良率关键挑战。
Fractilia开发了一种检测工具，以在频域中运行并使用功率谱密度查看粗糙度，从而帮助工程师通过反向建模找到每处随机缺陷。这项技术还使得来自不同供应商工具得以匹配，使工程师能够优化SEM使用方法。
对于高级逻辑芯片，上千万到几十亿个过孔或触点中的精确定位也是一个巨大的挑战。最新研究表明，用基于充分阵列分箱技术，可以发现之前未标记区域的问题并追溯RIE步骤存在的问题。
AFM原子力显微镜也被认为是一个潜力救星，它可以提供高度信息和粘性数据，对缺陷进行更准确分类。在摩尔定律即将达到极限时，更先进的技术变得尤为重要，如AFM审查工具能监控340个晶圆，每小时监控一个晶圆，为光刻、蚀刻或CMP控制提供强大的支持。
